

**ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ ΚΑΙ ΠΟΛΙΤΙΣΜΟΥ  
ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΚΑΙ ΑΝΩΤΑΤΗΣ ΕΚΠΑΙΔΕΥΣΗΣ  
ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ**

**ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ**

**ΤΕΧΝΟΛΟΓΙΑ ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΘΕΩΡΗΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ**

**Μάθημα** : Ψηφιακά Ηλεκτρονικά II (410)  
**Ημερομηνία** : Παρασκευή, 24 Μαΐου 2019  
**Ωρα εξέτασης** : 08:00 - 10:30

**Επιτρεπόμενη διάρκεια γραπτού 2,5 ώρες (150 λεπτά)**

**ΤΟ ΕΞΕΤΑΣΤΙΚΟ ΔΟΚΙΜΙΟ ΑΠΟΤΕΛΕΙΤΑΙ ΑΠΟ ΕΙΚΟΣΙ (20) ΣΕΛΙΔΕΣ ΚΑΙ ΤΡΙΑ (3) ΜΕΡΗ (Α΄, Β΄ ΚΑΙ Γ΄)**

**ΟΔΗΓΙΕΣ:**

1. Να απαντήσετε σε όλες τις ερωτήσεις.
2. Οι ερωτήσεις να απαντηθούν στο εξεταστικό δοκίμιο.
3. Απαγορεύεται η χρήση διορθωτικού υγρού ή διορθωτικής ταινίας.
4. Τα σχεδιαγράμματα μπορούν να σχεδιαστούν με μολύβι.
5. Επιτρέπεται η χρήση μη προγραμματιζόμενης υπολογιστικής μηχανής.
6. Στο τέλος του εξεταστικού δοκιμίου δίνεται τυπολόγιο.



**ΜΕΡΟΣ Α' - Το μέρος Α αποτελείται από δώδεκα (12) ερωτήσεις. Κάθε ορθή απάντηση βαθμολογείται με τέσσερις (4) μονάδες.**

1. (α) Να αναφέρετε δύο εφαρμογές των ασταθών πολυδονητών.

.....  
.....  
.....  
.....

(β) Ασταθής πολυδονητής παράγει παλμούς με συχνότητα  $f = 100 \text{ kHz}$  και έχει κύκλο δράσης 25%. Να υπολογίσετε:

(1) Την περίοδο  $T$  των παλμών.

$$T = \dots\dots\dots$$

(2) Το  $t_H$  των παλμών.

$$t_H = \dots\dots\dots$$

2. (α) Να αναφέρετε τι ονομάζουμε ικανότητα οδήγησης ( $f_{an \text{ out}}$ ) μιας πύλης.

.....  
.....  
.....  
.....  
.....


(β) Από τα πιο κάτω να επιλέξετε δύο (2) πλεονεκτήματα των ολοκληρωμένων κυκλωμάτων (ICs) της λογικής οικογένειας CMOS, έναντι των άλλων λογικών οικογενειών:

- (1) Διαθέτουν είσοδο ωρολογίου (CLK).
- (2) Έχουν πολύ μικρή κατανάλωση ισχύος.
- (3) Είναι ευαίσθητα στον στατικό ηλεκτρισμό.
- (4) Έχουν μεγάλο όγκο τρανζίστορ και άρα η πυκνότητα ολοκλήρωσης των κυκλωμάτων είναι μικρότερη από άλλες λογικές οικογένειες.
- (5) Έχουν κυμαινόμενη τάση τροφοδοσίας από 3 V μέχρι 15 V.

.....

3. Στο σχήμα 1 δίνεται το χρονικό διάγραμμα των παλμών διέγερσης ενός μη επαναδιεγειρόμενου μονοσταθή πολυδονητή ο οποίος διεγείρεται στα αρνητικά μέτωπα των παλμών διέγερσης.

Να σχεδιάσετε το χρονικό διάγραμμα της εξόδου Q του πολυδονητή, αν ο χρόνος βολής του είναι 4 ms και η σταθερή του κατάσταση είναι το λογικό 0.



Σχήμα 1

4. Να επιλέξετε τις σωστές απαντήσεις:

(α) Ο χρόνος καθυστέρησης για κάθε Φλιπ Φλοπ ασύγχρονου δυαδικού απαριθμητή 4-bit είναι 5 ns. Η μέγιστη συχνότητα αρίθμησης  $f_{max}$  του απαριθμητή είναι:

- (1) 12,6 MHz
- (2) 50 MHz
- (3) 200 MHz
- (4) 1 GHz

.....



(β) Η λογική κατάσταση των εξόδων δυαδικού απαριθμητή 4-bit που μετρά προς τα κάτω είναι 0000. Η επόμενη λογική κατάσταση των εξόδων του απαριθμητή είναι:

- (1) 0001
- (2) 1111
- (3) 1000
- (4) 1110

.....

5. Στο σχήμα 2 δίνεται το λογικό σύμβολο και τα χρονικά διαγράμματα εισόδου ενός NAND Φλιπ Φλοπ.

Να σχεδιάσετε το χρονικό διάγραμμα της εξόδου Q του Φλιπ Φλοπ. Η αρχική κατάσταση του Φλιπ Φλοπ είναι η RESET.



Σχήμα 2

6. Να επιλέξετε τις σωστές απαντήσεις:

(α) Ο χρόνος που απαιτείται για να καταχωρηθεί μια κωδική λέξη των 8-bit σε ένα καταχωρητή με διαδοχική είσοδο και συχνότητα ωρολογίου CLK 100 kHz, είναι:

- (1) 80  $\mu$ s
- (2) 8  $\mu$ s
- (3) 80 ms
- (4) 10  $\mu$ s

.....

(β) Καταχωρητής 8-bit με διαδοχική είσοδο και διαδοχική έξοδο χρησιμοποιείται για να δημιουργήσει χρονική καθυστέρηση 24  $\mu$ s. Η συχνότητα του ωρολογίου CLK του καταχωρητή είναι:

- (1) 41,67 kHz
- (2) 333,34 kHz
- (3) 125 kHz
- (4) 8 MHz


.....

7. (α) Στην είσοδο κυκλώματος αποκωδικοποιητή από BCD σε 7-μήματα εφαρμόζεται ο κώδικας 0100. Να επιλέξετε τις ενεργές εξόδους του κυκλώματος.

- (1) a, c, f, g
- (2) b, c, f, g
- (3) b, d, e, f
- (4) b, d, e, g

(β) Να υπολογίσετε τον μέγιστο αριθμό εξόδων αποκωδικοποιητή, όταν ο αριθμός των bit στον κώδικα εισόδου είναι 8-bit.

8. Στο σχήμα 3 δίνονται τα χρονικά διαγράμματα που εφαρμόζονται στην είσοδο κυκλώματος παραγωγής ζυγού ψηφίου ισοτιμίας στον κώδικα BCD. Να σχεδιάσετε το χρονικό διάγραμμα του ζυγού ψηφίου ισοτιμίας που παράγεται.



Σχήμα 3

9. Να επιλέξετε τις σωστές απαντήσεις:

(α) Ένα JK Φλιπ Φλοπ βρίσκεται σε κατάσταση SET όταν οι δύο είσοδοι του είναι:

- (1)  $J = 0, K = 0$
  - (2)  $J = 0, K = 1$
  - (3)  $J = 1, K = 0$
  - (4)  $J = 1, K = 1$
- .....

(β) Ένα JK Φλιπ Φλοπ βρίσκεται σε κατάσταση εναλλαγής (Toggle) και στην είσοδο του ωρολογίου (CLK) εφαρμόζονται τετραγωνικοί παλμοί με συχνότητα 10 kHz.

Η κατάσταση της εξόδου Q του Φλιπ Φλοπ είναι:

- (1) Σταθερή στο λογικό 0
  - (2) Σταθερή στο λογικό 1
  - (3) Τετραγωνικοί παλμοί με συχνότητα 10 kHz
  - (4) Τετραγωνικοί παλμοί με συχνότητα 5 kHz
- .....

10. Μετατροπέας A/D του τύπου flash των 4-bit έχει τάση αναφοράς  $U_{REF} = 8 V$ .

Να επιλέξετε τις σωστές απαντήσεις:

(α) Ο μετατροπέας αποτελείται από:

- (1) 32 συγκριτές
  - (2) 16 συγκριτές
  - (3) 15 συγκριτές
  - (4) 4 συγκριτές
- .....

(β) Το βήμα της σταθερής τάσης που εφαρμόζεται στους συγκριτές του μετατροπέα A/D, αν όλες οι αντιστάσεις του διαιρέτη τάσης είναι ίσες, είναι:

- (1) 16 V
  - (2) 8 V
  - (3) 4 V
  - (4) 0,5 V
- .....

11. (α) Πολυπλέκτης έχει 8 εισόδους δεδομένων. Να υπολογίσετε τον αριθμό των γραμμών επιλογής εισόδου του πολυπλέκτη.


.....

(β) Αποπολυπλέκτης έχει 4 εισόδους επιλογής. Ο αριθμός των γραμμών εξόδου του αποπολυπλέκτη είναι:

- (1) 1
- (2) 4
- (3) 8
- (4) 16

.....

12. Στο σχήμα 4 δίνεται το λογικό σύμβολο JK Φλιπ Φλοπ.



**Σχήμα 4**

Να αναφέρετε την κατάσταση των εξόδων του Φλιπ Φλοπ, όταν οι ασύγχρονοι είσοδοι PRESET και CLEAR τεθούν στην κατάσταση:

(α) PRESET = 1, CLEAR = 0

.....  
.....

(β) PRESET = 0, CLEAR = 1



.....  
.....



**ΜΕΡΟΣ Β' - Το μέρος Β αποτελείται από τέσσερις (4) ερωτήσεις. Κάθε ορθή απάντηση βαθμολογείται με οκτώ (8) μονάδες.**

13. (α) Στο σχήμα 5 δίνεται το κύκλωμα συγκριτή τάσης και τα σήματα που εφαρμόζονται στις δύο εισόδους του.


Να σχεδιάσετε το σήμα εξόδου  $U_{out}$  του συγκριτή, εάν οι μέγιστες τάσεις εξόδου του συγκριτή είναι  $\pm 10\text{ V}$ .



Σχήμα 5

(β) Στο σχήμα 6 δίνεται το λογικό σύμβολο και τα χρονικά διαγράμματα που εφαρμόζονται στις εισόδους ψηφιακού συγκριτή 2-bit.


Να σχεδιάσετε τα χρονικά διαγράμματα των τριών εξόδων X, Y και Z του συγκριτή.



Σχήμα 6

14. (α) Στο σχήμα 7 δίνεται το λογικό σύμβολο και τα χρονικά διαγράμματα εισόδου κυκλώματος αποπολυπλέκτη μιας γραμμής σε τέσσερις (1 X 4).

Να σχεδιάσετε τα χρονικά διαγράμματα των τεσσάρων εξόδων του αποπολυπλέκτη.




Σχήμα 7

(β) Στο σχήμα 8 δίνεται το λογικό σύμβολο ενός πολυπλέκτη και τα χρονικά διαγράμματα των γραμμών επιλογής εισόδου.


Να σχεδιάσετε το χρονικό διάγραμμα της εξόδου  $Y$  του πολυπλέκτη, αν οι γραμμές εισόδου δεδομένων βρίσκονται στην κατάσταση:

$$D_0 = 1, D_1 = 0, D_2 = 0, D_3 = 1$$



Σχήμα 8

15. Δίνεται το αναλογικό σήμα του σχήματος 9.



Σχήμα 9


(α) Η συχνότητα δειγματοληψίας είναι  $10 \mu\text{s}$  και το ψηφίο με την ελάχιστη σημαντική αξία (LSB) αντιστοιχεί με  $1 \text{ V}$ .

Να μετατρέψετε το αναλογικό σήμα σε ψηφιακό σήμα 3-bit και να συμπληρώσετε τον πίνακα 1.

Χρόνος ( $\mu\text{s}$ )	Αναλογικό Σήμα (V)	Ψηφιακό Σήμα		
		D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
0				
10				
20				
30				
40				
50				


Πίνακας 1

(β) Να σχεδιάσετε το αντίστοιχο ψηφιακό σήμα στο τετραγωνισμένο χαρτί του σχήματος 10.



Σχήμα 10

16. (α) Να μετατρέψετε το SR Φλιπ Φλοπ του σχήματος 11 σε ένα D Φλιπ Φλοπ.



Σχήμα 11

(β) Να αναφέρετε δύο εφαρμογές των Φλιπ Φλοπ.

.....



.....

.....

.....

(γ) Στο σχήμα 12 δίνονται τα χρονικά διαγράμματα που εφαρμόζονται στις εισόδους ενός D Φλιπ Φλοπ.

Να σχεδιάσετε το χρονικό διάγραμμα της εξόδου Q του Φλιπ Φλοπ. Η αρχική κατάσταση του Φλιπ Φλοπ είναι η RESET.




Σχήμα 12

**ΜΕΡΟΣ Γ' - Το μέρος Γ αποτελείται από δύο (2) ερωτήσεις. Κάθε ορθή απάντηση βαθμολογείται με δέκα (10) μονάδες.**

17. Στο σχήμα 13 δίνεται το λογικό σύμβολο αποκωδικοποιητή 2-bit σε 4 γραμμές με τις εξόδους ενεργές στο λογικό 0.

(α) Να συμπληρώσετε τον πίνακα λειτουργίας του κυκλώματος.



**Σχήμα 13**

(β) Να δώσετε τις λογικές συναρτήσεις των τεσσάρων εξόδων του αποκωδικοποιητή.

$Y_0 = \dots\dots\dots$


$Y_1 = \dots\dots\dots$

$Y_2 = \dots\dots\dots$

$Y_3 = \dots\dots\dots$

(γ) Να σχεδιάσετε το λογικό κύκλωμα του αποκωδικοποιητή.


18. Στο σχήμα 14 δίνεται το κύκλωμα ασύγχρονου απαριθμητή με μέτρο 5 (MOD 5).



Σχήμα 14



(α) Να σχεδιάσετε τα χρονικά διαγράμματα των τριών εξόδου του απαριθμητή στο σχήμα 15.



**Σχήμα 15**

(β) Σε ποιες εξόδους του απαριθμητή θα πρέπει να συνδεθούν οι δύο είσοδοι της πύλης NAND ώστε το κύκλωμα να μετατραπεί σε απαριθμητή με μέτρο 6 (MOD 6);

.....  
 .....  
 .....


(γ) Ο χρόνος καθυστέρησης κάθε Φλιπ Φλοπ ασύγχρονου δυαδικού απαριθμητή είναι 20 ns και η συχνότητα του ωρολογίου CLK είναι 10 MHz.

Να υπολογίσετε το μέγιστο αριθμό των Φλιπ Φλοπ που μπορεί να έχει ο απαριθμητής.

.....  
 .....  
 .....

----- **ΤΕΛΟΣ ΕΞΕΤΑΣΗΣ** -----

# ΠΡΟΧΕΙΡΟ



<b>ΤΥΠΟΛΟΓΙΟ</b>	
<b>ΑΛΓΕΒΡΑ ΤΟΥ ΜΠΟΥΛ (BOOLE)</b>	
Αξίωμα της αντιμετάθεσης	$A + B = B + A$ $A \cdot B = B \cdot A$
Αξίωμα του προσεταιρισμού	$A \cdot B \cdot C = (A \cdot B) \cdot C = A \cdot (B \cdot C)$ $A + B + C = (A + B) + C = A + (B + C)$
Αξίωμα του επιμερισμού	$A \cdot (B + C) = A \cdot B + A \cdot C$
Κανόνες της άλγεβρας Boole	$A + 0 = A$ $A + 1 = 1$ $A \cdot 0 = 0$ $A \cdot 1 = A$ $A + A = A$ $A + \bar{A} = 1$ $A \cdot A = A$ $A \cdot \bar{A} = 0$ $\overline{\bar{A}} = A$ $A + A \cdot B = A$ $A + \bar{A} \cdot B = A + B$ $(A + B) \cdot (A + C) = A + B \cdot C$
Θεώρημα Ντε Μόργαν (De Morgan)	$\overline{A + B} = \bar{A} \cdot \bar{B}$ $\overline{A \cdot B} = \bar{A} + \bar{B}$
<b>ΛΟΓΙΚΕΣ ΠΥΛΕΣ</b>	
Πύλη AND	$Y = A \cdot B$
Πύλη OR	$Y = A + B$
Πύλη NOT	$Y = \bar{A}$
Πύλη NAND	$Y = \overline{A \cdot B}$
Πύλη NOR	$Y = \overline{A + B}$
Πύλη EXCLUSIVE OR	$Y = A \oplus B$
Πύλη EXCLUSIVE NOR	$Y = \overline{A \oplus B}$

ΠΟΛΥΔΟΝΗΤΕΣ	
Κύκλος Δράσης	$d = \frac{t_H}{T} \times 100\%$

ΑΠΑΡΙΘΜΗΤΕΣ	
Μέγιστο μέτρο απαριθμητή	$max\ MOD = 2^v$
Μέγιστη συχνότητα αρίθμησης ασύγχρονου απαριθμητή	$f_{max} = \frac{1}{vt_p}$
Συχνότητα παλμών στην έξοδο που δίνει το περισσότερο σημαντικό ψηφίο απαριθμητή με μέτρο N	$f = \frac{f_{CLK}}{N}$
ΚΑΤΑΧΩΡΗΤΕΣ	
Συχνότητα κυκλικού απαριθμητή	$f_Q = \frac{1}{N} f_{CLK}$
Συχνότητα απαριθμητή Τζόνσον (Johnson)	$f_Q = \frac{1}{2N} f_{CLK}$
ΜΕΤΑΤΡΟΠΕΙΣ D/A	
Μετατροπέας D/A με σταθμισμένες αντιστάσεις και τελεστικό ενισχυτή	$U_{out} = -U_{in} \frac{R_f}{8R} (8D_3 + 4D_2 + 2D_1 + D_0)$
Μετατροπείς D/A με κλιμακωτό δίκτυο αντιστάσεων και τελεστικό ενισχυτή	$U_{out} = -U_{in} \frac{R_f}{2R} (D_3 + \frac{1}{2} D_2 + \frac{1}{4} D_1 + \frac{1}{8} D_0)$
	$U_{out} = \frac{U_{in}}{2} (D_3 + \frac{1}{2} D_2 + \frac{1}{4} D_1 + \frac{1}{8} D_0)$
Ανάλυση	$\frac{FS}{2^N - 1}$
Ανάλυση %	$\frac{1}{2^N - 1} 100\%$