

**ΥΠΟΥΡΓΕΙΟ ΠΑΙΔΕΙΑΣ, ΠΟΛΙΤΙΣΜΟΥ, ΑΘΛΗΤΙΣΜΟΥ ΚΑΙ ΝΕΟΛΑΙΑΣ
ΔΙΕΥΘΥΝΣΗ ΑΝΩΤΕΡΗΣ ΕΚΠΑΙΔΕΥΣΗΣ
ΥΠΗΡΕΣΙΑ ΕΞΕΤΑΣΕΩΝ**

ΠΑΓΚΥΠΡΙΕΣ ΕΞΕΤΑΣΕΙΣ 2020

ΤΕΧΝΟΛΟΓΙΑ ΤΕΧΝΙΚΩΝ ΣΧΟΛΩΝ ΠΡΑΚΤΙΚΗΣ ΚΑΤΕΥΘΥΝΣΗΣ

Μάθημα : **Τεχνολογία και Εργαστήρια Ψηφιακών Ηλεκτρονικών II (510)**
Ημερομηνία : Παρασκευή, 12 Ιουνίου 2020
Ωρα εξέτασης : 08:00 – 10:30

Λύσεις

ΜΕΡΟΣ Α' - Το μέρος Α αποτελείται από δώδεκα (12) ερωτήσεις. Κάθε ορθή απάντηση βαθμολογείται με τέσσερις (4) μονάδες.

1. (α) Να αναφέρετε τη διαφορά μεταξύ του JK Φλιπ Φλοπ και του SR Φλιπ Φλοπ, όσον αφορά στις καταστάσεις εισόδων των δύο Φλιπ Φλοπ.

Το JK Φλιπ Φλοπ, αντίθετα με το SR Φλιπ Φλοπ, δεν έχει απαγορευμένη κατάσταση εισόδων. Όταν, δηλαδή, οι είσοδοι $J = K = 1$, τότε το JK Φλιπ Φλοπ βρίσκεται σε κατάσταση εναλλαγής (TOGGLE), ενώ όταν οι είσοδοι $S = R = 1$, το SR Φλιπ Φλοπ βρίσκεται σε μια κατάσταση απαγορευμένη (δεν γίνεται να είναι ταυτόχρονα σε κατάσταση SET και σε κατάσταση RESET).

- (β) Κύκλωμα διαιρέτη συχνότητας αποτελείται από τρία (3) Φλιπ Φλοπ.
Να υπολογίσετε τη συχνότητα των παλμών στην έξοδο του κυκλώματος, όταν η συχνότητα των ωρολογιακών παλμών που εφαρμόζονται στην είσοδό του είναι 800 kHz.


Πρώτο Φλιπ Φλοπ: $(800 \text{ kHz} \div 2) = 400 \text{ kHz}$

Δεύτερο Φλιπ Φλοπ: $(400 \text{ kHz} \div 2) = 200 \text{ kHz}$

Τρίτο Φλιπ Φλοπ: $(200 \text{ kHz} \div 2) = \underline{100 \text{ kHz}}$

Ή: $\{ [(800 \text{ kHz} \div 2) \div 2] \div 2 \} = \underline{100 \text{ kHz}}$ (3 Φλιπ Φλοπ, 3 διαιρέσεις $\div 2$)

2. Επαναδιεγυριόμενος μονοσταθής πολυδονητής διεγείρεται στα θετικά μέτωπα των παλμών διέγερσης και έχει χρόνο βολής 3 ms. Η σταθερή κατάσταση του πολυδονητή είναι το λογικό 0. Στο σχήμα 1 δίνονται το λογικό σύμβολο και οι παλμοί διέγερσης (T) του εν λόγω πολυδονητή.
Να σχεδιάσετε τα αντίστοιχα χρονικά διαγράμματα των δύο (2) εξόδων του.



Σχήμα 1

3. (α) Να επιλέξετε τη σωστή απάντηση.

Το μέτρο (MOD) ενός απαριθμητή ορίζεται ως:

(1) Η συχνότητα του ωρολογίου (CLOCK) που εφαρμόζεται στην είσοδό του.

(2) Ο κώδικας αρίθμησης του.

(3) Ο αριθμός των διαφορετικών λογικών καταστάσεων που μπορούν να πάρουν οι έξοδοί του.

(4) Ο αριθμός των Φλιπ Φλοπ από τα οποία αποτελείται.

..... (3)

(β) Δυαδικός απαριθμητής μετρά από το 0 μέχρι το 31. Από πόσα Φλιπ Φλοπ αποτελείται το κύκλωμά του;

$$2^n - 1 = 31 \rightarrow 2^n = 32 \text{ (max MOD)} \rightarrow \underline{n = 5 \text{ FF (απαριθμητής 5-bit)}}$$

Το κύκλωμα του απαριθμητή αποτελείται από πέντε Φλιπ Φλοπ

4. (α) Να αναφέρετε δύο (2) χαρακτηριστικά των λογικών οικογενειών.

Δύο από τα πιο κάτω χαρακτηριστικά:

- Καταναλισκόμενη ισχύς
- Τάση τροφοδοσίας
- Λογικά επίπεδα
- Γινόμενο ταχύτητας - ισχύος
- Περιθώριο θορύβου
- Ικανότητα οδήγησης
- Καθυστέρηση διάδοσης του σήματος

(β) Από τις πιο κάτω προτάσεις, να επιλέξετε δύο (2) πλεονεκτήματα της λογικής οικογένειας CMOS έναντι των άλλων λογικών οικογενειών:

(1) διαθέτουν είσοδο ωρολογίου (CLK).

(2) η τάση τροφοδοσίας μπορεί να κυμαίνεται μεταξύ 3 V και 15 V.

(3) τα σήματα εισόδου δεν πρέπει να είναι μεγαλύτερα από την τάση τροφοδοσίας.

(4) είναι ευαίσθητα στον στατικό ηλεκτρισμό.

(5) έχουν πολύ μικρή κατανάλωση ισχύος.


(6) έχουν μικρόν όγκο τρανζίστορ και άρα η πυκνότητα ολοκλήρωσης των κυκλωμάτων είναι μικρότερη από άλλες λογικές οικογένειες.

..... (2) και (5)

5. (α) Να δώσετε τον ορισμό του «ψηφιακού συγκριτή».

Ο ψηφιακός συγκριτής είναι ένα συνδυαστικό κύκλωμα που συγκρίνει δύο αριθμούς, για παράδειγμα, A και B και βρίσκει αν είναι ίσοι ή ποιος από τους δύο είναι ο πιο μεγάλος.

(β) Να σχεδιάσετε το λογικό σύμβολο του ψηφιακού συγκριτή 1-bit.



Σύμβολο ψηφιακού συγκριτή 1-bit

6. Να δώσετε το ζυγό ψηφίο ισοτιμίας για τους πιο κάτω ψηφιακούς κώδικες δεδομένων:

(1) 1101001**0**.....


(2) 1010100**1**.....

7. Να συμπληρώσετε τον πιο κάτω πίνακα αληθείας (Πίνακας 1) ασύγχρονου NOR Φλιπ Φλοπ.

Είσοδοι		Έξοδοι		
S	R	Q_{n+1}	\bar{Q}_{n+1}	Κατάσταση
0	0	Q_n	\bar{Q}_n	MEMORY
0	1	0	1	RESET
1	0	1	0	SET
1	1	0	0	Απαγορευμένη

Πίνακας 1

8. (α) Να σχεδιάσετε το λογικό σύμβολο του αποπολυπλέκτη (demultiplexer) μιας γραμμής σε τέσσερις.




- (β) Να επιλέξετε τη σωστή απάντηση.
Αποπολυπλέκτης έχει 32 γραμμές εξόδου. Ο αριθμός γραμμών επιλογής του είναι:

- (1) 4
(2) 7
(3) 5
(4) 8

..... $M = 2^N = 32 \Rightarrow N = 5$

9. (α) Στο σχήμα 2 δίνεται η κυματομορφή της εξόδου Q, ενός ασταθή πολυδονητή. Να υπολογίσετε τον κύκλο δράσης d των παλμών του.



Σχήμα 2

Κύκλος δράσης: $d = \frac{t_H}{T} \cdot 100\% = \frac{3}{5} \cdot 100\% = 0,6 \cdot 100\% = 60\%$

- (β) Να δώσετε δύο εφαρμογές των ασταθών πολυδονητών.

Δύο από τις πιο κάτω εφαρμογές:

- Ο ασταθής πολυδονητής χρησιμοποιείται κυρίως ως γεννήτρια παραγωγής παλμών χρονισμού (CLOCK). Οι παλμοί χρονισμού καθορίζουν τη σύγχρονη λειτουργία ακολουθιακών κυκλωμάτων και άλλων ψηφιακών κυκλωμάτων.
- Ο ασταθής πολυδονητής χρησιμοποιείται σε κυκλώματα μέτρησης χρόνου (Digital Clocks).

- Ο ασταθής πολυδονητής μπορεί να χρησιμοποιηθεί σε κυκλώματα παραγωγής ήχου ορισμένης συχνότητας.

10. (α) Δίνονται οι τέσσερις τύποι καταχωρητών:

- Διαδοχική είσοδος και διαδοχική έξοδος (SISO)
- Διαδοχική είσοδος και παράλληλη έξοδος (SIPO)
- Παράλληλη είσοδος και παράλληλη έξοδος (PIPO)
- Παράλληλη είσοδος και διαδοχική έξοδος (PISO).

Να αναφέρετε τον τύπο καταχωρητή που θα χρησιμοποιούσατε για να μετατρέψετε ένα ψηφιακό σήμα:

(1) Από σειριακό σε παράλληλο.

..... **Διαδοχική είσοδος και παράλληλη έξοδος**


(2) Από παράλληλο σε σειριακό.

..... **Παράλληλη είσοδος και διαδοχική έξοδος**

(β) Να υπολογίσετε πόσοι χρονικοί παλμοί απαιτούνται για να φορτωθεί σειριακά και να βγει παράλληλα ένα byte σε καταχωρητή των 8-bit.

..... **8 χρονικοί παλμοί**

11. Στο σχήμα 3 δίνεται το κύκλωμα παραγωγής μονού ψηφίου ισοτιμίας στον κώδικα BCD.



Σχήμα 3


(α) Να γράψετε τη λογική εξίσωση για το κύκλωμα του σχήματος 3.

$$P = (A_3 \oplus A_2) \oplus (A_1 \oplus A_0)$$

(β) Να γράψετε τη λογική εξίσωση για το αντίστοιχο κύκλωμα παραγωγής ζυγού ψηφίου ισοτιμίας στον κώδικα BCD.

$$P = (A_3 \oplus A_2) \oplus (A_1 \oplus A_0)$$

12. Στο σχήμα 4 δίνεται το λογικό σύμβολο του αποκωδικοποιητή από τον κώδικα BCD στον κώδικα που ελέγχει έναν ενδείκτη 7- τμημάτων.



Σχήμα 4

(α) Να δώσετε τον αριθμό που θα παριστάνει ο ενδείκτης 7-τμημάτων, αν ο κώδικας BCD που εφαρμόζεται στην είσοδο του αποκωδικοποιητή είναι $A_3 A_2 A_1 A_0 = 0101$.

Αριθμός = 5

(β) Να αιτιολογήσετε γιατί τα ρολόγια χεριού χρησιμοποιούν οθόνες LCD αντί LED.

Έχουν πολύ μικρή κατανάλωση ισχύος.

ΜΕΡΟΣ Β΄ - Το μέρος Β αποτελείται από τέσσερις (4) ερωτήσεις. Κάθε ορθή απάντηση βαθμολογείται με οκτώ (8) μονάδες.

13. Δίνεται ο πίνακας αληθείας (Πίνακας 2) του ψηφιακού συγκριτή που συγκρίνει δύο αριθμούς του 1-bit.

Είσοδοι		Έξοδοι		
A	B	X	Y	Z
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0

Πίνακας 2


(α) Να δώσετε τις λογικές συναρτήσεις των τριών εξόδων του πιο πάνω συγκριτή.

$$X = A \cdot \bar{B}$$


$$Y = \bar{A} \cdot \bar{B} + A \cdot B \quad \text{ή} \quad Y = \overline{A \oplus B} \quad (A \text{ EXNOR } B)$$

$$Z = \bar{A} \cdot B$$

(β) Να σχεδιάσετε το λογικό κύκλωμα του ψηφιακού συγκριτή 1-bit.




(γ) Στο σχήμα 5 δίνονται τα χρονικά διαγράμματα των εισόδων ενός ψηφιακού συγκριτή 1-bit. Να σχεδιάσετε τα λογικά διαγράμματα των τριών εξόδων (X, Y και Z) του εν λόγω συγκριτή.



Σχήμα 5

14. Δίνεται το πιο κάτω λογικό κύκλωμα (Σχήμα 6).



Σχήμα 6

(α) Να ονομάσετε το λογικό κύκλωμα που παριστάνεται στο Σχήμα 6.

..... **Πολυπλέκτης τεσσάρων γραμμών σε μία**

(β) Να συμπληρώσετε τον πίνακα αληθείας (Πίνακας 3) του πιο πάνω λογικού κυκλώματος.


Είσοδοι		Έξοδοι
S ₁	S ₀	Y
0	0	D ₀
0	1	D ₁
1	0	D ₂
1	1	D ₃

Πίνακας 3


(γ) Να γράψετε τη λογική συνάρτηση της εξόδου Y του πιο πάνω λογικού κυκλώματος.

$$Y = \bar{S}_1 \cdot \bar{S}_0 \cdot D_0 + \bar{S}_1 \cdot S_0 \cdot D_1 + S_1 \cdot \bar{S}_0 \cdot D_2 + S_1 \cdot S_0 \cdot D_3$$


(δ) Να σχεδιάσετε το λογικό σύμβολο του κυκλώματος που ονομάσατε στην ερώτηση 14(α).




15. (α) Με τη χρήση του D-FF του σχήματος 7, να σχεδιάσετε κύκλωμα καταχωρητή 4-bit με διαδοχική είσοδο και διαδοχική έξοδο (SISO).



Σχήμα 7




- (β) Στο σχήμα 8 δίνονται τα χρονικά διαγράμματα των εισόδων (D και CLK) του πιο πάνω καταχωρητή. Να σχεδιάσετε τα αντίστοιχα χρονικά διαγράμματα των τεσσάρων εξόδων του. Η αρχική κατάσταση του καταχωρητή είναι 0000.



Σχήμα 8

16. (α) Στο σχήμα 9 δίνεται το λογικό σύμβολο ενός Φλιπ Φλοπ (FF).
Να επιλέξετε τον τύπο του FF που παριστάνει το εν λόγω σύμβολο.



Σχήμα 9

(1) Σύγχρονο – χρονιζόμενο FF στα αρνητικά μέτωπα παλμών χρονισμού.

(2) Ασύγχρονο FF.

(3) Σύγχρονο – χρονιζόμενο FF στα ψηλά επίπεδα παλμών χρονισμού.

(4) Σύγχρονο – χρονιζόμενο FF στα θετικά μέτωπα παλμών χρονισμού.

(5) Σύγχρονο – χρονιζόμενο FF στα χαμηλά επίπεδα παλμών χρονισμού.

- (β) Να επιλέξετε αν η πιο κάτω δήλωση είναι σωστή ή λανθασμένη.

«Το Φλιπ Φλοπ αποτελεί το βασικό στοιχείο στην κατασκευή συνδυαστικών λογικών κυκλωμάτων».

ΣΩΣΤΗ / **ΛΑΝΘΑΣΜΕΝΗ**

- (γ) Να επιλέξετε τη σωστή απάντηση.

Το JK Φλιπ Φλοπ βρίσκεται στην απαγορευμένη κατάσταση, όταν οι είσοδοι του βρίσκονται στα λογικά επίπεδα:

(1) $J = 0, K = 0$


(2) $J = 0, K = 1$

(3) $J = 1, K = 0$

(4) $J = 1, K = 1$

(5) Το JK Φλιπ Φλοπ δεν έχει καμιά απαγορευμένη κατάσταση.

- (δ) Να μετατρέψετε το SR Φλιπ Φλοπ του σχήματος 10 σε T Φλιπ Φλοπ.




Σχήμα 10

(ε) Να αναφέρετε τι θα συμβεί στις εξόδους ενός T Φλιπ Φλοπ, όταν εφαρμοστούν ωρολογιακοί παλμοί χρονισμού (CLK) στην είσοδό του.

Η κατάσταση των εξόδων του T Φλιπ Φλοπ θα αντιστρέφεται κάθε φορά που εφαρμόζεται ωρολογιακός παλμός χρονισμού στην είσοδό του.

ΜΕΡΟΣ Γ΄ - Το μέρος Γ αποτελείται από δύο (2) ερωτήσεις. Κάθε ορθή απάντηση βαθμολογείται με δέκα (10) μονάδες.

17. Στο σχήμα 11 δίνεται το κύκλωμα ασύγχρονου δυαδικού απαριθμητή.



Σχήμα 11

(α) Να υπολογίσετε το μέγιστο μέτρο (max MOD) του δυαδικού απαριθμητή του σχήματος 11.

..... **$max\ MOD = 2^2 = 4$ (απαριθμητής 2-bit)**


(β) Να αναφέρετε την κατεύθυνση αρίθμησης του πιο πάνω απαριθμητή.

..... **Ο απαριθμητής μετρά προς τα άνω**

(γ) Να υπολογίσετε τη μέγιστη συχνότητα του απαριθμητή του σχήματος 11 όταν ο χρόνος καθυστέρησης του κάθε Φλιπ Φλοπ είναι 20 ns.


$$f_{max} = \frac{1}{vt_p} = \frac{1}{2 \cdot 20^{-9}} = 25000000\ Hz = 25\ MHz$$

(δ) Στο σχήμα 12 να σχεδιάσετε τα χρονικά διαγράμματα των εξόδων Q του απαριθμητή του σχήματος 11 για 4 παλμούς του ωρολογίου (CLK). Η αρχική κατάσταση του απαριθμητή είναι η RESET.



Σχήμα 12

18. (α) Να δώσετε τη λογική κατάσταση των εξόδων του αποκωδικοποιητή του σχήματος 13 (από τον κώδικα BCD στον κώδικα ενδείκτη 7 - τμηματικής μονάδας), όταν στην είσοδό του εφαρμόζεται ο κώδικας 0011.



Σχήμα 13

a =1..... **b** =1..... **c** =1..... **d** =1.....
e =0..... **f** =0..... **g** =1.....

(β) Στο σχήμα 14 δίνεται το λογικό σύμβολο αποκωδικοποιητή 2-bit σε 4 γραμμές.



Σχήμα 14

Να συμπληρώσετε τον πιο κάτω πίνακα αληθείας του εν λόγω αποκωδικοποιητή.

Είσοδοι		Έξοδοι			
A_1	A_0	Y_3	Y_2	Y_1	Y_0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

(γ) Να γράψετε τις λογικές συναρτήσεις του αποκωδικοποιητή του σχήματος 14.


$$Y_0 = \dots \overline{A_1} \cdot \overline{A_0} \dots$$

$$Y_1 = \dots \overline{A_1} \cdot A_0 \dots$$

$$Y_2 = \dots A_1 \cdot \overline{A_0} \dots$$

$$Y_3 = \dots A_1 \cdot A_0 \dots$$

(δ) Να σχεδιάσετε το λογικό κύκλωμα του αποκωδικοποιητή του σχήματος 14.



----- ΤΕΛΟΣ ΛΥΣΕΩΝ -----